/* * PCI Register Options for QCA/AR 71XX/9XXX SoC, needed by AVM for PCI bringup routine */ #ifndef _AR71XX_PCI_REGS_H_ #define _AR71XX_PCI_REGS_H_ #include #include #include /* === AR724X === */ #if defined(CONFIG_SOC_AR724X) #define PCIE_PLL_CONFIG_RESET_MSB 25 #define PCIE_PLL_CONFIG_RESET_LSB 25 #define PCIE_PLL_CONFIG_RESET_MASK 0x02000000 #define PCIE_PLL_CONFIG_RESET_GET(x) (((x) & PCIE_PLL_CONFIG_RESET_MASK) >> PCIE_PLL_CONFIG_RESET_LSB) #define PCIE_PLL_CONFIG_RESET_SET(x) (((x) << PCIE_PLL_CONFIG_RESET_LSB) & PCIE_PLL_CONFIG_RESET_MASK) #define PCIE_PLL_CONFIG_RESET_RESET 1 #define PCIE_PLL_CONFIG_NOPWD_MSB 18 #define PCIE_PLL_CONFIG_NOPWD_LSB 18 #define PCIE_PLL_CONFIG_NOPWD_MASK 0x00040000 #define PCIE_PLL_CONFIG_NOPWD_GET(x) (((x) & PCIE_PLL_CONFIG_NOPWD_MASK) >> PCIE_PLL_CONFIG_NOPWD_LSB) #define PCIE_PLL_CONFIG_NOPWD_SET(x) (((x) << PCIE_PLL_CONFIG_NOPWD_LSB) & PCIE_PLL_CONFIG_NOPWD_MASK) #define PCIE_PLL_CONFIG_NOPWD_RESET 0 #define PCIE_PLL_CONFIG_UPDATING_MSB 17 #define PCIE_PLL_CONFIG_UPDATING_LSB 17 #define PCIE_PLL_CONFIG_UPDATING_MASK 0x00020000 #define PCIE_PLL_CONFIG_UPDATING_GET(x) (((x) & PCIE_PLL_CONFIG_UPDATING_MASK) >> PCIE_PLL_CONFIG_UPDATING_LSB) #define PCIE_PLL_CONFIG_UPDATING_SET(x) (((x) << PCIE_PLL_CONFIG_UPDATING_LSB) & PCIE_PLL_CONFIG_UPDATING_MASK) #define PCIE_PLL_CONFIG_UPDATING_RESET 0 #define PCIE_PLL_CONFIG_BYPASS_MSB 16 #define PCIE_PLL_CONFIG_BYPASS_LSB 16 #define PCIE_PLL_CONFIG_BYPASS_MASK 0x00010000 #define PCIE_PLL_CONFIG_BYPASS_GET(x) (((x) & PCIE_PLL_CONFIG_BYPASS_MASK) >> PCIE_PLL_CONFIG_BYPASS_LSB) #define PCIE_PLL_CONFIG_BYPASS_SET(x) (((x) << PCIE_PLL_CONFIG_BYPASS_LSB) & PCIE_PLL_CONFIG_BYPASS_MASK) #define PCIE_PLL_CONFIG_BYPASS_RESET 1 #define PCIE_PLL_CONFIG_REFDIV_MSB 13 #define PCIE_PLL_CONFIG_REFDIV_LSB 10 #define PCIE_PLL_CONFIG_REFDIV_MASK 0x00007c00 #define PCIE_PLL_CONFIG_REFDIV_GET(x) (((x) & PCIE_PLL_CONFIG_REFDIV_MASK) >> PCIE_PLL_CONFIG_REFDIV_LSB) #define PCIE_PLL_CONFIG_REFDIV_SET(x) (((x) << PCIE_PLL_CONFIG_REFDIV_LSB) & PCIE_PLL_CONFIG_REFDIV_MASK) #define PCIE_PLL_CONFIG_REFDIV_RESET 5 #define PCIE_PLL_CONFIG_DIV_MSB 9 #define PCIE_PLL_CONFIG_DIV_LSB 0 #define PCIE_PLL_CONFIG_DIV_MASK 0x000003FF #define PCIE_PLL_CONFIG_DIV_GET(x) (((x) & PCIE_PLL_CONFIG_DIV_MASK) >> PCIE_PLL_CONFIG_DIV_LSB) #define PCIE_PLL_CONFIG_DIV_SET(x) (((x) << PCIE_PLL_CONFIG_DIV_LSB) & PCIE_PLL_CONFIG_DIV_MASK) #define PCIE_PLL_CONFIG_DIV_RESET 0x50 #define PCIE_PLL_CONFIG_OFFSET 0x0010 // SW modifiable bits #define PCIE_PLL_CONFIG_SW_MASK 0xc0017c00 // bits defined at reset #define PCIE_PLL_CONFIG_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_CONFIG_RESET 0x40010400 // 32'h0014 (PCIE_PLL_DITHER_DIV_MAX) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MSB 31 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB 31 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK 0x80000000 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) >> PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_RESET 1 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MSB 30 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB 30 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK 0x40000000 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK) >> PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB) #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB) & PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK) #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_RESET 1 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MSB 24 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB 15 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK 0x01ff8000 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK) >> PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_RESET 19 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MSB 14 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB 0 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK 0x00007fff #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK) >> PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_RESET 16383 #define PCIE_PLL_DITHER_DIV_MAX_OFFSET 0x0014 // SW modifiable bits #define PCIE_PLL_DITHER_DIV_MAX_SW_MASK 0xc01ffffe // bits defined at reset #define PCIE_PLL_DITHER_DIV_MAX_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_DITHER_DIV_MAX_RESET 0xc009fffe // 32'h0018 (PCIE_PLL_DITHER_DIV_MIN) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MSB 23 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB 16 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK 0x00ff0000 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK) >> PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_RESET 19 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MSB 15 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB 0 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK 0x0000ffff #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK) >> PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_RESET 29498 #define PCIE_PLL_DITHER_DIV_MIN_OFFSET 0x0018 // SW modifiable bits #define PCIE_PLL_DITHER_DIV_MIN_SW_MASK 0x001ffffe // bits defined at reset #define PCIE_PLL_DITHER_DIV_MIN_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_DITHER_DIV_MIN_RESET 0x0009f33a #endif /* === AR724X === */ /* === AR934X === */ #if defined(CONFIG_SOC_AR934X) // 32'h0010 (PCIE_PLL_CONFIG) #define PCIE_PLL_CONFIG_UPDATING_MSB 31 #define PCIE_PLL_CONFIG_UPDATING_LSB 31 #define PCIE_PLL_CONFIG_UPDATING_MASK 0x80000000 #define PCIE_PLL_CONFIG_UPDATING_GET(x) (((x) & PCIE_PLL_CONFIG_UPDATING_MASK) >> PCIE_PLL_CONFIG_UPDATING_LSB) #define PCIE_PLL_CONFIG_UPDATING_SET(x) (((x) << PCIE_PLL_CONFIG_UPDATING_LSB) & PCIE_PLL_CONFIG_UPDATING_MASK) #define PCIE_PLL_CONFIG_UPDATING_RESET 0 #define PCIE_PLL_CONFIG_PLLPWD_MSB 30 #define PCIE_PLL_CONFIG_PLLPWD_LSB 30 #define PCIE_PLL_CONFIG_PLLPWD_MASK 0x40000000 #define PCIE_PLL_CONFIG_PLLPWD_GET(x) (((x) & PCIE_PLL_CONFIG_PLLPWD_MASK) >> PCIE_PLL_CONFIG_PLLPWD_LSB) #define PCIE_PLL_CONFIG_PLLPWD_SET(x) (((x) << PCIE_PLL_CONFIG_PLLPWD_LSB) & PCIE_PLL_CONFIG_PLLPWD_MASK) #define PCIE_PLL_CONFIG_PLLPWD_RESET 1 #define PCIE_PLL_CONFIG_BYPASS_MSB 16 #define PCIE_PLL_CONFIG_BYPASS_LSB 16 #define PCIE_PLL_CONFIG_BYPASS_MASK 0x00010000 #define PCIE_PLL_CONFIG_BYPASS_GET(x) (((x) & PCIE_PLL_CONFIG_BYPASS_MASK) >> PCIE_PLL_CONFIG_BYPASS_LSB) #define PCIE_PLL_CONFIG_BYPASS_SET(x) (((x) << PCIE_PLL_CONFIG_BYPASS_LSB) & PCIE_PLL_CONFIG_BYPASS_MASK) #define PCIE_PLL_CONFIG_BYPASS_RESET 1 #define PCIE_PLL_CONFIG_REFDIV_MSB 14 #define PCIE_PLL_CONFIG_REFDIV_LSB 10 #define PCIE_PLL_CONFIG_REFDIV_MASK 0x00007c00 #define PCIE_PLL_CONFIG_REFDIV_GET(x) (((x) & PCIE_PLL_CONFIG_REFDIV_MASK) >> PCIE_PLL_CONFIG_REFDIV_LSB) #define PCIE_PLL_CONFIG_REFDIV_SET(x) (((x) << PCIE_PLL_CONFIG_REFDIV_LSB) & PCIE_PLL_CONFIG_REFDIV_MASK) #define PCIE_PLL_CONFIG_REFDIV_RESET 1 #define PCIE_PLL_CONFIG_OFFSET 0x0010 // SW modifiable bits #define PCIE_PLL_CONFIG_SW_MASK 0xc0017c00 // bits defined at reset #define PCIE_PLL_CONFIG_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_CONFIG_RESET 0x40010400 // 32'h0014 (PCIE_PLL_DITHER_DIV_MAX) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MSB 31 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB 31 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK 0x80000000 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) >> PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_RESET 1 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MSB 30 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB 30 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK 0x40000000 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK) >> PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB) #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB) & PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK) #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_RESET 1 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MSB 20 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB 15 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK 0x001f8000 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK) >> PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_RESET 19 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MSB 14 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB 1 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK) >> PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_RESET 16383 #define PCIE_PLL_DITHER_DIV_MAX_OFFSET 0x0014 // SW modifiable bits #define PCIE_PLL_DITHER_DIV_MAX_SW_MASK 0xc01ffffe // bits defined at reset #define PCIE_PLL_DITHER_DIV_MAX_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_DITHER_DIV_MAX_RESET 0xc009fffe // 32'h0018 (PCIE_PLL_DITHER_DIV_MIN) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MSB 20 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB 15 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK 0x001f8000 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK) >> PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_RESET 19 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MSB 14 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB 1 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK) >> PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_RESET 14749 #define PCIE_PLL_DITHER_DIV_MIN_OFFSET 0x0018 // SW modifiable bits #define PCIE_PLL_DITHER_DIV_MIN_SW_MASK 0x001ffffe // bits defined at reset #define PCIE_PLL_DITHER_DIV_MIN_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_DITHER_DIV_MIN_RESET 0x0009f33a // 32'h001c (PCIE_PLL_DITHER_STEP) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_MSB 31 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB 28 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK 0xf0000000 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_GET(x) (((x) & PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK) >> PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_SET(x) (((x) << PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB) & PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_RESET 0 #define PCIE_PLL_DITHER_STEP_STEP_INT_MSB 24 #define PCIE_PLL_DITHER_STEP_STEP_INT_LSB 15 #define PCIE_PLL_DITHER_STEP_STEP_INT_MASK 0x01ff8000 #define PCIE_PLL_DITHER_STEP_STEP_INT_GET(x) (((x) & PCIE_PLL_DITHER_STEP_STEP_INT_MASK) >> PCIE_PLL_DITHER_STEP_STEP_INT_LSB) #define PCIE_PLL_DITHER_STEP_STEP_INT_SET(x) (((x) << PCIE_PLL_DITHER_STEP_STEP_INT_LSB) & PCIE_PLL_DITHER_STEP_STEP_INT_MASK) #define PCIE_PLL_DITHER_STEP_STEP_INT_RESET 0 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_MSB 14 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB 1 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_STEP_STEP_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK) >> PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB) #define PCIE_PLL_DITHER_STEP_STEP_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB) & PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK) #define PCIE_PLL_DITHER_STEP_STEP_FRAC_RESET 10 #define PCIE_PLL_DITHER_STEP_OFFSET 0x001c // SW modifiable bits #define PCIE_PLL_DITHER_STEP_SW_MASK 0xf1fffffe // bits defined at reset #define PCIE_PLL_DITHER_STEP_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_DITHER_STEP_RESET 0x00000014 #endif /* === AR934X === */ /* === QCA953X === */ #if defined(CONFIG_SOC_QCA953X) // 32'h0010 (PCIE_PLL_CONFIG) #define PCIE_PLL_CONFIG_UPDATING_MSB 31 #define PCIE_PLL_CONFIG_UPDATING_LSB 31 #define PCIE_PLL_CONFIG_UPDATING_MASK 0x80000000 #define PCIE_PLL_CONFIG_UPDATING_GET(x) (((x) & PCIE_PLL_CONFIG_UPDATING_MASK) >> PCIE_PLL_CONFIG_UPDATING_LSB) #define PCIE_PLL_CONFIG_UPDATING_SET(x) (((x) << PCIE_PLL_CONFIG_UPDATING_LSB) & PCIE_PLL_CONFIG_UPDATING_MASK) #define PCIE_PLL_CONFIG_UPDATING_RESET 0 #define PCIE_PLL_CONFIG_PLLPWD_MSB 30 #define PCIE_PLL_CONFIG_PLLPWD_LSB 30 #define PCIE_PLL_CONFIG_PLLPWD_MASK 0x40000000 #define PCIE_PLL_CONFIG_PLLPWD_GET(x) (((x) & PCIE_PLL_CONFIG_PLLPWD_MASK) >> PCIE_PLL_CONFIG_PLLPWD_LSB) #define PCIE_PLL_CONFIG_PLLPWD_SET(x) (((x) << PCIE_PLL_CONFIG_PLLPWD_LSB) & PCIE_PLL_CONFIG_PLLPWD_MASK) #define PCIE_PLL_CONFIG_PLLPWD_RESET 1 #define PCIE_PLL_CONFIG_BYPASS_MSB 16 #define PCIE_PLL_CONFIG_BYPASS_LSB 16 #define PCIE_PLL_CONFIG_BYPASS_MASK 0x00010000 #define PCIE_PLL_CONFIG_BYPASS_GET(x) (((x) & PCIE_PLL_CONFIG_BYPASS_MASK) >> PCIE_PLL_CONFIG_BYPASS_LSB) #define PCIE_PLL_CONFIG_BYPASS_SET(x) (((x) << PCIE_PLL_CONFIG_BYPASS_LSB) & PCIE_PLL_CONFIG_BYPASS_MASK) #define PCIE_PLL_CONFIG_BYPASS_RESET 1 #define PCIE_PLL_CONFIG_REFDIV_MSB 14 #define PCIE_PLL_CONFIG_REFDIV_LSB 10 #define PCIE_PLL_CONFIG_REFDIV_MASK 0x00007c00 #define PCIE_PLL_CONFIG_REFDIV_GET(x) (((x) & PCIE_PLL_CONFIG_REFDIV_MASK) >> PCIE_PLL_CONFIG_REFDIV_LSB) #define PCIE_PLL_CONFIG_REFDIV_SET(x) (((x) << PCIE_PLL_CONFIG_REFDIV_LSB) & PCIE_PLL_CONFIG_REFDIV_MASK) #define PCIE_PLL_CONFIG_REFDIV_RESET 1 #define PCIE_PLL_CONFIG_OFFSET 0x0010 // SW modifiable bits #define PCIE_PLL_CONFIG_SW_MASK 0xc0017c00 // bits defined at reset #define PCIE_PLL_CONFIG_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_CONFIG_RESET 0x40010400 // 32'h0014 (PCIE_PLL_DITHER_DIV_MAX) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MSB 31 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB 31 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK 0x80000000 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) >> PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_RESET 1 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MSB 30 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB 30 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK 0x40000000 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK) >> PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB) #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB) & PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK) #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_RESET 1 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MSB 20 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB 15 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK 0x001f8000 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK) >> PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_RESET 19 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MSB 14 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB 1 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK) >> PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_RESET 16383 #define PCIE_PLL_DITHER_DIV_MAX_OFFSET 0x0014 // SW modifiable bits #define PCIE_PLL_DITHER_DIV_MAX_SW_MASK 0xc01ffffe // bits defined at reset #define PCIE_PLL_DITHER_DIV_MAX_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_DITHER_DIV_MAX_RESET 0xc009fffe // 32'h0018 (PCIE_PLL_DITHER_DIV_MIN) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MSB 20 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB 15 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK 0x001f8000 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK) >> PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_RESET 19 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MSB 14 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB 1 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK) >> PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_RESET 14749 #define PCIE_PLL_DITHER_DIV_MIN_OFFSET 0x0018 // SW modifiable bits #define PCIE_PLL_DITHER_DIV_MIN_SW_MASK 0x001ffffe // bits defined at reset #define PCIE_PLL_DITHER_DIV_MIN_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_DITHER_DIV_MIN_RESET 0x0009f33a // 32'h001c (PCIE_PLL_DITHER_STEP) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_MSB 31 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB 28 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK 0xf0000000 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_GET(x) (((x) & PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK) >> PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_SET(x) (((x) << PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB) & PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_RESET 0 #define PCIE_PLL_DITHER_STEP_STEP_INT_MSB 24 #define PCIE_PLL_DITHER_STEP_STEP_INT_LSB 15 #define PCIE_PLL_DITHER_STEP_STEP_INT_MASK 0x01ff8000 #define PCIE_PLL_DITHER_STEP_STEP_INT_GET(x) (((x) & PCIE_PLL_DITHER_STEP_STEP_INT_MASK) >> PCIE_PLL_DITHER_STEP_STEP_INT_LSB) #define PCIE_PLL_DITHER_STEP_STEP_INT_SET(x) (((x) << PCIE_PLL_DITHER_STEP_STEP_INT_LSB) & PCIE_PLL_DITHER_STEP_STEP_INT_MASK) #define PCIE_PLL_DITHER_STEP_STEP_INT_RESET 0 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_MSB 14 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB 1 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_STEP_STEP_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK) >> PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB) #define PCIE_PLL_DITHER_STEP_STEP_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB) & PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK) #define PCIE_PLL_DITHER_STEP_STEP_FRAC_RESET 10 #define PCIE_PLL_DITHER_STEP_OFFSET 0x001c // SW modifiable bits #define PCIE_PLL_DITHER_STEP_SW_MASK 0xf1fffffe // bits defined at reset #define PCIE_PLL_DITHER_STEP_RSTMASK 0xffffffff // reset value (ignore bits undefined at reset) #define PCIE_PLL_DITHER_STEP_RESET 0x00000014 #define RST_MISC2_ADDRESS 0x180600bc #define RST_MISC2_PERSTN_RCPHY_LSB 13 #define RST_MISC2_PERSTN_RCPHY_MASK 0x00002000 #define RST_MISC2_PERSTN_RCPHY_SET(x) (((x) << RST_MISC2_PERSTN_RCPHY_LSB) & RST_MISC2_PERSTN_RCPHY_MASK) #endif /* === QCA953X === */ /* === QCA955X === */ #if defined(CONFIG_SOC_QCA955X) // 32'h000c (PCIE_PLL_CONFIG) #define PCIE_PLL_CONFIG_UPDATING_MSB 31 #define PCIE_PLL_CONFIG_UPDATING_LSB 31 #define PCIE_PLL_CONFIG_UPDATING_MASK 0x80000000 #define PCIE_PLL_CONFIG_UPDATING_GET(x) (((x) & PCIE_PLL_CONFIG_UPDATING_MASK) >> PCIE_PLL_CONFIG_UPDATING_LSB) #define PCIE_PLL_CONFIG_UPDATING_SET(x) (((x) << PCIE_PLL_CONFIG_UPDATING_LSB) & PCIE_PLL_CONFIG_UPDATING_MASK) #define PCIE_PLL_CONFIG_UPDATING_RESET 0 #define PCIE_PLL_CONFIG_PLLPWD_MSB 30 #define PCIE_PLL_CONFIG_PLLPWD_LSB 30 #define PCIE_PLL_CONFIG_PLLPWD_MASK 0x40000000 #define PCIE_PLL_CONFIG_PLLPWD_GET(x) (((x) & PCIE_PLL_CONFIG_PLLPWD_MASK) >> PCIE_PLL_CONFIG_PLLPWD_LSB) #define PCIE_PLL_CONFIG_PLLPWD_SET(x) (((x) << PCIE_PLL_CONFIG_PLLPWD_LSB) & PCIE_PLL_CONFIG_PLLPWD_MASK) #define PCIE_PLL_CONFIG_PLLPWD_RESET 1 #define PCIE_PLL_CONFIG_BYPASS_MSB 16 #define PCIE_PLL_CONFIG_BYPASS_LSB 16 #define PCIE_PLL_CONFIG_BYPASS_MASK 0x00010000 #define PCIE_PLL_CONFIG_BYPASS_GET(x) (((x) & PCIE_PLL_CONFIG_BYPASS_MASK) >> PCIE_PLL_CONFIG_BYPASS_LSB) #define PCIE_PLL_CONFIG_BYPASS_SET(x) (((x) << PCIE_PLL_CONFIG_BYPASS_LSB) & PCIE_PLL_CONFIG_BYPASS_MASK) #define PCIE_PLL_CONFIG_BYPASS_RESET 1 #define PCIE_PLL_CONFIG_REFDIV_MSB 14 #define PCIE_PLL_CONFIG_REFDIV_LSB 10 #define PCIE_PLL_CONFIG_REFDIV_MASK 0x00007c00 #define PCIE_PLL_CONFIG_REFDIV_GET(x) (((x) & PCIE_PLL_CONFIG_REFDIV_MASK) >> PCIE_PLL_CONFIG_REFDIV_LSB) #define PCIE_PLL_CONFIG_REFDIV_SET(x) (((x) << PCIE_PLL_CONFIG_REFDIV_LSB) & PCIE_PLL_CONFIG_REFDIV_MASK) #define PCIE_PLL_CONFIG_REFDIV_RESET 1 #define PCIE_PLL_CONFIG_ADDRESS 0x1805000c #define PCIE_PLL_CONFIG_OFFSET 0x000c // 32'h0014 (PCIE_PLL_DITHER_DIV_MAX) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MSB 31 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB 31 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK 0x80000000 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) >> PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_RESET 1 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MSB 30 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB 30 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK 0x40000000 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK) >> PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB) #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB) & PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK) #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_RESET 1 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MSB 20 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB 15 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK 0x001f8000 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK) >> PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_RESET 19 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MSB 14 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB 1 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK) >> PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_RESET 16383 #define PCIE_PLL_DITHER_DIV_MAX_ADDRESS 0x18050010 #define PCIE_PLL_DITHER_DIV_MAX_OFFSET 0x0010 // 32'h0018 (PCIE_PLL_DITHER_DIV_MIN) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MSB 20 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB 15 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK 0x001f8000 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK) >> PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_RESET 19 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MSB 14 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB 1 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK) >> PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_RESET 14749 #define PCIE_PLL_DITHER_DIV_MIN_ADDRESS 0x18050014 #define PCIE_PLL_DITHER_DIV_MIN_OFFSET 0x0014 // 32'h001c (PCIE_PLL_DITHER_STEP) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_MSB 31 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB 28 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK 0xf0000000 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_GET(x) (((x) & PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK) >> PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_SET(x) (((x) << PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB) & PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_RESET 0 #define PCIE_PLL_DITHER_STEP_STEP_INT_MSB 24 #define PCIE_PLL_DITHER_STEP_STEP_INT_LSB 15 #define PCIE_PLL_DITHER_STEP_STEP_INT_MASK 0x01ff8000 #define PCIE_PLL_DITHER_STEP_STEP_INT_GET(x) (((x) & PCIE_PLL_DITHER_STEP_STEP_INT_MASK) >> PCIE_PLL_DITHER_STEP_STEP_INT_LSB) #define PCIE_PLL_DITHER_STEP_STEP_INT_SET(x) (((x) << PCIE_PLL_DITHER_STEP_STEP_INT_LSB) & PCIE_PLL_DITHER_STEP_STEP_INT_MASK) #define PCIE_PLL_DITHER_STEP_STEP_INT_RESET 0 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_MSB 14 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB 1 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_STEP_STEP_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK) >> PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB) #define PCIE_PLL_DITHER_STEP_STEP_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB) & PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK) #define PCIE_PLL_DITHER_STEP_STEP_FRAC_RESET 10 #define PCIE_PLL_DITHER_STEP_ADDRESS 0x18050018 #define PCIE_PLL_DITHER_STEP_OFFSET 0x0018 #define RST_MISC2_ADDRESS 0x180600bc #define RST_MISC2_PERSTN_RCPHY_LSB 13 #define RST_MISC2_PERSTN_RCPHY_MASK 0x00002000 #define RST_MISC2_PERSTN_RCPHY_SET(x) (((x) << RST_MISC2_PERSTN_RCPHY_LSB) & RST_MISC2_PERSTN_RCPHY_MASK) #define PCIE_RESET_ADDRESS_2 0x18280018 #define PCIE_APP_ADDRESS_2 0x18280000 #endif /* === QCA955X === */ /* === QCA956X === */ #if defined(CONFIG_SOC_QCA956X) || defined(CONFIG_SOC_QCN550X) // 32'h0014 (PCIE_PLL_CONFIG) #define PCIE_PLL_CONFIG_UPDATING_MSB 31 #define PCIE_PLL_CONFIG_UPDATING_LSB 31 #define PCIE_PLL_CONFIG_UPDATING_MASK 0x80000000 #define PCIE_PLL_CONFIG_UPDATING_GET(x) (((x) & PCIE_PLL_CONFIG_UPDATING_MASK) >> PCIE_PLL_CONFIG_UPDATING_LSB) #define PCIE_PLL_CONFIG_UPDATING_SET(x) (((x) << PCIE_PLL_CONFIG_UPDATING_LSB) & PCIE_PLL_CONFIG_UPDATING_MASK) #define PCIE_PLL_CONFIG_UPDATING_RESET 0 #define PCIE_PLL_CONFIG_PLLPWD_MSB 30 #define PCIE_PLL_CONFIG_PLLPWD_LSB 30 #define PCIE_PLL_CONFIG_PLLPWD_MASK 0x40000000 #define PCIE_PLL_CONFIG_PLLPWD_GET(x) (((x) & PCIE_PLL_CONFIG_PLLPWD_MASK) >> PCIE_PLL_CONFIG_PLLPWD_LSB) #define PCIE_PLL_CONFIG_PLLPWD_SET(x) (((x) << PCIE_PLL_CONFIG_PLLPWD_LSB) & PCIE_PLL_CONFIG_PLLPWD_MASK) #define PCIE_PLL_CONFIG_PLLPWD_RESET 1 #define PCIE_PLL_CONFIG_BYPASS_MSB 16 #define PCIE_PLL_CONFIG_BYPASS_LSB 16 #define PCIE_PLL_CONFIG_BYPASS_MASK 0x00010000 #define PCIE_PLL_CONFIG_BYPASS_GET(x) (((x) & PCIE_PLL_CONFIG_BYPASS_MASK) >> PCIE_PLL_CONFIG_BYPASS_LSB) #define PCIE_PLL_CONFIG_BYPASS_SET(x) (((x) << PCIE_PLL_CONFIG_BYPASS_LSB) & PCIE_PLL_CONFIG_BYPASS_MASK) #define PCIE_PLL_CONFIG_BYPASS_RESET 1 #define PCIE_PLL_CONFIG_REFDIV_MSB 14 #define PCIE_PLL_CONFIG_REFDIV_LSB 10 #define PCIE_PLL_CONFIG_REFDIV_MASK 0x00007c00 #define PCIE_PLL_CONFIG_REFDIV_GET(x) (((x) & PCIE_PLL_CONFIG_REFDIV_MASK) >> PCIE_PLL_CONFIG_REFDIV_LSB) #define PCIE_PLL_CONFIG_REFDIV_SET(x) (((x) << PCIE_PLL_CONFIG_REFDIV_LSB) & PCIE_PLL_CONFIG_REFDIV_MASK) #define PCIE_PLL_CONFIG_REFDIV_RESET 0x1 // 1 /*--- #define PCIE_PLL_CONFIG_ADDRESS 0x18050014 ---*/ #define PCIE_PLL_CONFIG_OFFSET 0x0014 // 32'h0018 (PCIE_PLL_DITHER_DIV_MAX) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MSB 31 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB 31 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK 0x80000000 #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) >> PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_RESET 1 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MSB 30 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB 30 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK 0x40000000 #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK) >> PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB) #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_USE_MAX_LSB) & PCIE_PLL_DITHER_DIV_MAX_USE_MAX_MASK) #define PCIE_PLL_DITHER_DIV_MAX_USE_MAX_RESET 1 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MSB 20 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB 15 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK 0x001f8000 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK) >> PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_LSB) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_MASK) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_INT_RESET 19 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MSB 14 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB 1 #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK) >> PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_LSB) & PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_MASK) #define PCIE_PLL_DITHER_DIV_MAX_DIV_MAX_FRAC_RESET 0x3fff // 16383 /*--- #define PCIE_PLL_DITHER_DIV_MAX_ADDRESS 0x18050018 ---*/ #define PCIE_PLL_DITHER_DIV_MAX_OFFSET 0x0018 // 32'h001c (PCIE_PLL_DITHER_DIV_MIN) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MSB 20 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB 15 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK 0x001f8000 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK) >> PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_LSB) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_MASK) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_INT_RESET 19 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MSB 14 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB 1 #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK) >> PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_LSB) & PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_MASK) #define PCIE_PLL_DITHER_DIV_MIN_DIV_MIN_FRAC_RESET 0x399d // 14749 /*--- #define PCIE_PLL_DITHER_DIV_MIN_ADDRESS 0x1805001c ---*/ #define PCIE_PLL_DITHER_DIV_MIN_OFFSET 0x001c // 32'h0020 (PCIE_PLL_DITHER_STEP) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_MSB 31 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB 28 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK 0xf0000000 #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_GET(x) (((x) & PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK) >> PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_SET(x) (((x) << PCIE_PLL_DITHER_STEP_UPDATE_CNT_LSB) & PCIE_PLL_DITHER_STEP_UPDATE_CNT_MASK) #define PCIE_PLL_DITHER_STEP_UPDATE_CNT_RESET 0 #define PCIE_PLL_DITHER_STEP_STEP_INT_MSB 24 #define PCIE_PLL_DITHER_STEP_STEP_INT_LSB 15 #define PCIE_PLL_DITHER_STEP_STEP_INT_MASK 0x01ff8000 #define PCIE_PLL_DITHER_STEP_STEP_INT_GET(x) (((x) & PCIE_PLL_DITHER_STEP_STEP_INT_MASK) >> PCIE_PLL_DITHER_STEP_STEP_INT_LSB) #define PCIE_PLL_DITHER_STEP_STEP_INT_SET(x) (((x) << PCIE_PLL_DITHER_STEP_STEP_INT_LSB) & PCIE_PLL_DITHER_STEP_STEP_INT_MASK) #define PCIE_PLL_DITHER_STEP_STEP_INT_RESET 0 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_MSB 14 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB 1 #define PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK 0x00007ffe #define PCIE_PLL_DITHER_STEP_STEP_FRAC_GET(x) (((x) & PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK) >> PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB) #define PCIE_PLL_DITHER_STEP_STEP_FRAC_SET(x) (((x) << PCIE_PLL_DITHER_STEP_STEP_FRAC_LSB) & PCIE_PLL_DITHER_STEP_STEP_FRAC_MASK) #define PCIE_PLL_DITHER_STEP_STEP_FRAC_RESET 0xa // 10 /*--- #define PCIE_PLL_DITHER_STEP_ADDRESS 0x18050020 ---*/ #define PCIE_PLL_DITHER_STEP_OFFSET 0x0020 #define RST_MISC2_ADDRESS 0x180600b8 #define RST_MISC2_PERSTN_RCPHY_LSB 13 #define RST_MISC2_PERSTN_RCPHY_MASK 0x00002000 #define RST_MISC2_PERSTN_RCPHY_SET(x) (((x) << RST_MISC2_PERSTN_RCPHY_LSB) & RST_MISC2_PERSTN_RCPHY_MASK) #define PCIE_RESET_ADDRESS_2 0x18280018 #define PCIE_APP_ADDRESS_2 0x18280000 #endif /* === QCA956X === */ #if defined(CONFIG_SOC_QCN550X) #define PCIe_DPLL2_LOCAL_PLL_MSB 31 #define PCIe_DPLL2_LOCAL_PLL_LSB 31 #define PCIe_DPLL2_LOCAL_PLL_MASK 0x80000000 #define PCIe_DPLL2_LOCAL_PLL_GET(x) (((x) & PCIe_DPLL2_LOCAL_PLL_MASK) >> PCIe_DPLL2_LOCAL_PLL_LSB) #define PCIe_DPLL2_LOCAL_PLL_SET(x) (((x) << PCIe_DPLL2_LOCAL_PLL_LSB) & PCIe_DPLL2_LOCAL_PLL_MASK) #define PCIe_DPLL2_LOCAL_PLL_RESET 0x0 // 0 #define PCIe_DPLL2_KI_MSB 30 #define PCIe_DPLL2_KI_LSB 29 #define PCIe_DPLL2_KI_MASK 0x60000000 #define PCIe_DPLL2_KI_GET(x) (((x) & PCIe_DPLL2_KI_MASK) >> PCIe_DPLL2_KI_LSB) #define PCIe_DPLL2_KI_SET(x) (((x) << PCIe_DPLL2_KI_LSB) & PCIe_DPLL2_KI_MASK) #define PCIe_DPLL2_KI_RESET 0x2 // 2 #define PCIe_DPLL2_KD_MSB 28 #define PCIe_DPLL2_KD_LSB 25 #define PCIe_DPLL2_KD_MASK 0x1e000000 #define PCIe_DPLL2_KD_GET(x) (((x) & PCIe_DPLL2_KD_MASK) >> PCIe_DPLL2_KD_LSB) #define PCIe_DPLL2_KD_SET(x) (((x) << PCIe_DPLL2_KD_LSB) & PCIe_DPLL2_KD_MASK) #define PCIe_DPLL2_KD_RESET 0xa // 10 #define PCIe_DPLL2_EN_NEGTRIG_MSB 24 #define PCIe_DPLL2_EN_NEGTRIG_LSB 24 #define PCIe_DPLL2_EN_NEGTRIG_MASK 0x01000000 #define PCIe_DPLL2_EN_NEGTRIG_GET(x) (((x) & PCIe_DPLL2_EN_NEGTRIG_MASK) >> PCIe_DPLL2_EN_NEGTRIG_LSB) #define PCIe_DPLL2_EN_NEGTRIG_SET(x) (((x) << PCIe_DPLL2_EN_NEGTRIG_LSB) & PCIe_DPLL2_EN_NEGTRIG_MASK) #define PCIe_DPLL2_EN_NEGTRIG_RESET 0x0 // 0 #define PCIe_DPLL2_SEL_1SDM_MSB 23 #define PCIe_DPLL2_SEL_1SDM_LSB 23 #define PCIe_DPLL2_SEL_1SDM_MASK 0x00800000 #define PCIe_DPLL2_SEL_1SDM_GET(x) (((x) & PCIe_DPLL2_SEL_1SDM_MASK) >> PCIe_DPLL2_SEL_1SDM_LSB) #define PCIe_DPLL2_SEL_1SDM_SET(x) (((x) << PCIe_DPLL2_SEL_1SDM_LSB) & PCIe_DPLL2_SEL_1SDM_MASK) #define PCIe_DPLL2_SEL_1SDM_RESET 0x0 // 0 #define PCIe_DPLL2_PLL_PWD_MSB 22 #define PCIe_DPLL2_PLL_PWD_LSB 22 #define PCIe_DPLL2_PLL_PWD_MASK 0x00400000 #define PCIe_DPLL2_PLL_PWD_GET(x) (((x) & PCIe_DPLL2_PLL_PWD_MASK) >> PCIe_DPLL2_PLL_PWD_LSB) #define PCIe_DPLL2_PLL_PWD_SET(x) (((x) << PCIe_DPLL2_PLL_PWD_LSB) & PCIe_DPLL2_PLL_PWD_MASK) #define PCIe_DPLL2_PLL_PWD_RESET 0x1 // 1 #define PCIe_DPLL2_OUTDIV_MSB 21 #define PCIe_DPLL2_OUTDIV_LSB 19 #define PCIe_DPLL2_OUTDIV_MASK 0x00380000 #define PCIe_DPLL2_OUTDIV_GET(x) (((x) & PCIe_DPLL2_OUTDIV_MASK) >> PCIe_DPLL2_OUTDIV_LSB) #define PCIe_DPLL2_OUTDIV_SET(x) (((x) << PCIe_DPLL2_OUTDIV_LSB) & PCIe_DPLL2_OUTDIV_MASK) #define PCIe_DPLL2_OUTDIV_RESET 0x1 // 1 #define PCIe_DPLL2_PHASE_SHIFT_MSB 18 #define PCIe_DPLL2_PHASE_SHIFT_LSB 12 #define PCIe_DPLL2_PHASE_SHIFT_MASK 0x0007f000 #define PCIe_DPLL2_PHASE_SHIFT_GET(x) (((x) & PCIe_DPLL2_PHASE_SHIFT_MASK) >> PCIe_DPLL2_PHASE_SHIFT_LSB) #define PCIe_DPLL2_PHASE_SHIFT_SET(x) (((x) << PCIe_DPLL2_PHASE_SHIFT_LSB) & PCIe_DPLL2_PHASE_SHIFT_MASK) #define PCIe_DPLL2_PHASE_SHIFT_RESET 0x0 // 0 #define PCIe_DPLL2_TESTIN_MSB 11 #define PCIe_DPLL2_TESTIN_LSB 2 #define PCIe_DPLL2_TESTIN_MASK 0x00000ffc #define PCIe_DPLL2_TESTIN_GET(x) (((x) & PCIe_DPLL2_TESTIN_MASK) >> PCIe_DPLL2_TESTIN_LSB) #define PCIe_DPLL2_TESTIN_SET(x) (((x) << PCIe_DPLL2_TESTIN_LSB) & PCIe_DPLL2_TESTIN_MASK) #define PCIe_DPLL2_TESTIN_RESET 0x0 // 0 #define PCIe_DPLL2_SEL_COUNT_MSB 1 #define PCIe_DPLL2_SEL_COUNT_LSB 1 #define PCIe_DPLL2_SEL_COUNT_MASK 0x00000002 #define PCIe_DPLL2_SEL_COUNT_GET(x) (((x) & PCIe_DPLL2_SEL_COUNT_MASK) >> PCIe_DPLL2_SEL_COUNT_LSB) #define PCIe_DPLL2_SEL_COUNT_SET(x) (((x) << PCIe_DPLL2_SEL_COUNT_LSB) & PCIe_DPLL2_SEL_COUNT_MASK) #define PCIe_DPLL2_SEL_COUNT_RESET 0x0 // 0 #define PCIe_DPLL2_RESET_TEST_MSB 0 #define PCIe_DPLL2_RESET_TEST_LSB 0 #define PCIe_DPLL2_RESET_TEST_MASK 0x00000001 #define PCIe_DPLL2_RESET_TEST_GET(x) (((x) & PCIe_DPLL2_RESET_TEST_MASK) >> PCIe_DPLL2_RESET_TEST_LSB) #define PCIe_DPLL2_RESET_TEST_SET(x) (((x) << PCIe_DPLL2_RESET_TEST_LSB) & PCIe_DPLL2_RESET_TEST_MASK) #define PCIe_DPLL2_RESET_TEST_RESET 0x0 // 0 #define PCIe_DPLL2_ADDRESS 0x18116c84 #define PCIE_DPLL3_DO_MEAS_MSB 31 #define PCIE_DPLL3_DO_MEAS_LSB 31 #define PCIE_DPLL3_DO_MEAS_MASK 0x80000000 #define PCIE_DPLL3_DO_MEAS_GET(x) (((x) & PCIE_DPLL3_DO_MEAS_MASK) >> PCIE_DPLL3_DO_MEAS_LSB) #define PCIE_DPLL3_DO_MEAS_SET(x) (((x) << PCIE_DPLL3_DO_MEAS_LSB) & PCIE_DPLL3_DO_MEAS_MASK) #define PCIE_DPLL3_DO_MEAS_RESET 0x0 // 0 #define PCIE_DPLL3_VC_MEAS0_MSB 30 #define PCIE_DPLL3_VC_MEAS0_LSB 13 #define PCIE_DPLL3_VC_MEAS0_MASK 0x7fffe000 #define PCIE_DPLL3_VC_MEAS0_GET(x) (((x) & PCIE_DPLL3_VC_MEAS0_MASK) >> PCIE_DPLL3_VC_MEAS0_LSB) #define PCIE_DPLL3_VC_MEAS0_SET(x) (((x) << PCIE_DPLL3_VC_MEAS0_LSB) & PCIE_DPLL3_VC_MEAS0_MASK) #define PCIE_DPLL3_VC_MEAS0_RESET 0x0 // 0 #define PCIE_DPLL3_VC_DIFF0_MSB 12 #define PCIE_DPLL3_VC_DIFF0_LSB 3 #define PCIE_DPLL3_VC_DIFF0_MASK 0x00001ff8 #define PCIE_DPLL3_VC_DIFF0_GET(x) (((x) & PCIE_DPLL3_VC_DIFF0_MASK) >> PCIE_DPLL3_VC_DIFF0_LSB) #define PCIE_DPLL3_VC_DIFF0_SET(x) (((x) << PCIE_DPLL3_VC_DIFF0_LSB) & PCIE_DPLL3_VC_DIFF0_MASK) #define PCIE_DPLL3_VC_DIFF0_RESET 0x0 // 0 #define PCIE_DPLL3_LOCAL_PLL_PWD_MSB 2 #define PCIE_DPLL3_LOCAL_PLL_PWD_LSB 2 #define PCIE_DPLL3_LOCAL_PLL_PWD_MASK 0x00000004 #define PCIE_DPLL3_LOCAL_PLL_PWD_GET(x) (((x) & PCIE_DPLL3_LOCAL_PLL_PWD_MASK) >> PCIE_DPLL3_LOCAL_PLL_PWD_LSB) #define PCIE_DPLL3_LOCAL_PLL_PWD_SET(x) (((x) << PCIE_DPLL3_LOCAL_PLL_PWD_LSB) & PCIE_DPLL3_LOCAL_PLL_PWD_MASK) #define PCIE_DPLL3_LOCAL_PLL_PWD_RESET 0x0 // 0 #define PCIE_DPLL3_SPARE_MSB 1 #define PCIE_DPLL3_SPARE_LSB 0 #define PCIE_DPLL3_SPARE_MASK 0x00000003 #define PCIE_DPLL3_SPARE_GET(x) (((x) & PCIE_DPLL3_SPARE_MASK) >> PCIE_DPLL3_SPARE_LSB) #define PCIE_DPLL3_SPARE_SET(x) (((x) << PCIE_DPLL3_SPARE_LSB) & PCIE_DPLL3_SPARE_MASK) #define PCIE_DPLL3_SPARE_RESET 0x0 // 0 #define PCIE_DPLL3_ADDR 0x0008 #define PCIE_DPLL3_OFFSET 0x0008 #define PCIE_DPLL3_SW_MASK 0xffffffff #define PCIE_DPLL3_RSTMASK 0xffffffff #define PCIE_DPLL3_RESET 0x00000000 #define PCIE_DPLL3_ADDRESS 0x18116c88 #define PCIE_DPLL1_REFDIV_MSB 31 #define PCIE_DPLL1_REFDIV_LSB 27 #define PCIE_DPLL1_REFDIV_MASK 0xf8000000 #define PCIE_DPLL1_REFDIV_GET(x) (((x) & PCIE_DPLL1_REFDIV_MASK) >> PCIE_DPLL1_REFDIV_LSB) #define PCIE_DPLL1_REFDIV_SET(x) (((x) << PCIE_DPLL1_REFDIV_LSB) & PCIE_DPLL1_REFDIV_MASK) #define PCIE_DPLL1_REFDIV_RESET 0x1 // 1 #define PCIE_DPLL1_NINT_MSB 26 #define PCIE_DPLL1_NINT_LSB 18 #define PCIE_DPLL1_NINT_MASK 0x07fc0000 #define PCIE_DPLL1_NINT_GET(x) (((x) & PCIE_DPLL1_NINT_MASK) >> PCIE_DPLL1_NINT_LSB) #define PCIE_DPLL1_NINT_SET(x) (((x) << PCIE_DPLL1_NINT_LSB) & PCIE_DPLL1_NINT_MASK) #define PCIE_DPLL1_NINT_RESET 0x10 // 16 #define PCIE_DPLL1_NFRAC_MSB 17 #define PCIE_DPLL1_NFRAC_LSB 0 #define PCIE_DPLL1_NFRAC_MASK 0x0003ffff #define PCIE_DPLL1_NFRAC_GET(x) (((x) & PCIE_DPLL1_NFRAC_MASK) >> PCIE_DPLL1_NFRAC_LSB) #define PCIE_DPLL1_NFRAC_SET(x) (((x) << PCIE_DPLL1_NFRAC_LSB) & PCIE_DPLL1_NFRAC_MASK) #define PCIE_DPLL1_NFRAC_RESET 0x0 // 0 #define PCIE_DPLL1_ADDR 0x0000 #define PCIE_DPLL1_OFFSET 0x0000 #define PCIE_DPLL1_SW_MASK 0xffffffff #define PCIE_DPLL1_RSTMASK 0xffffffff #define PCIE_DPLL1_RESET 0x08400000 #define PCIE_DPLL1_ADDRESS 0x18116c80 #endif /* === QCN550X === */ /* === Common Getter/Setter definitions === */ #define PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_SET(x) (((x) << PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_LSB) & PCIE_PLL_DITHER_DIV_MAX_EN_DITHER_MASK) /* === Common Register Addresses === */ #define ATH_PCIE_PLL_CONFIG (AR71XX_PLL_BASE + PCIE_PLL_CONFIG_OFFSET) #define ATH_PLL_PCIE_PLL_DITHER_DIV_MAX (AR71XX_PLL_BASE + PCIE_PLL_DITHER_DIV_MAX_OFFSET) #define ATH_PLL_PCIE_PLL_DITHER_DIV_MIN (AR71XX_PLL_BASE + PCIE_PLL_DITHER_DIV_MIN_OFFSET) #define RST_RESET_PCIE_PHY_RESET_MSB 7 #define RST_RESET_PCIE_PHY_RESET_LSB 7 #define RST_RESET_PCIE_PHY_RESET_MASK 0x00000080 #define RST_RESET_PCIE_PHY_RESET_GET(x) (((x) & RST_RESET_PCIE_PHY_RESET_MASK) >> RST_RESET_PCIE_PHY_RESET_LSB) #define RST_RESET_PCIE_PHY_RESET_SET(x) (((x) << RST_RESET_PCIE_PHY_RESET_LSB) & RST_RESET_PCIE_PHY_RESET_MASK) #define RST_RESET_PCIE_PHY_RESET_RESET 0x1 // 1 #define RST_RESET_PCIE_RESET_MSB 6 #define RST_RESET_PCIE_RESET_LSB 6 #define RST_RESET_PCIE_RESET_MASK 0x00000040 #define RST_RESET_PCIE_RESET_GET(x) (((x) & RST_RESET_PCIE_RESET_MASK) >> RST_RESET_PCIE_RESET_LSB) #define RST_RESET_PCIE_RESET_SET(x) (((x) << RST_RESET_PCIE_RESET_LSB) & RST_RESET_PCIE_RESET_MASK) #define RST_RESET_PCIE_RESET_RESET 0x1 // 1 #define PCIE_RESET_ADDRESS 0x180f0018 #define PCIE_APP_CFG_TYPE_MSB 21 #define PCIE_APP_CFG_TYPE_LSB 20 #define PCIE_APP_CFG_TYPE_MASK 0x00300000 #define PCIE_APP_CFG_TYPE_GET(x) (((x) & PCIE_APP_CFG_TYPE_MASK) >> PCIE_APP_CFG_TYPE_LSB) #define PCIE_APP_CFG_TYPE_SET(x) (((x) << PCIE_APP_CFG_TYPE_LSB) & PCIE_APP_CFG_TYPE_MASK) #define PCIE_APP_CFG_TYPE_RESET 0x0 // 0 #define PCIE_APP_PCIE_BAR_MSN_MSB 19 #define PCIE_APP_PCIE_BAR_MSN_LSB 16 #define PCIE_APP_PCIE_BAR_MSN_MASK 0x000f0000 #define PCIE_APP_PCIE_BAR_MSN_GET(x) (((x) & PCIE_APP_PCIE_BAR_MSN_MASK) >> PCIE_APP_PCIE_BAR_MSN_LSB) #define PCIE_APP_PCIE_BAR_MSN_SET(x) (((x) << PCIE_APP_PCIE_BAR_MSN_LSB) & PCIE_APP_PCIE_BAR_MSN_MASK) #define PCIE_APP_PCIE_BAR_MSN_RESET 0x1 // 1 #define PCIE_APP_CFG_BE_MSB 15 #define PCIE_APP_CFG_BE_LSB 12 #define PCIE_APP_CFG_BE_MASK 0x0000f000 #define PCIE_APP_CFG_BE_GET(x) (((x) & PCIE_APP_CFG_BE_MASK) >> PCIE_APP_CFG_BE_LSB) #define PCIE_APP_CFG_BE_SET(x) (((x) << PCIE_APP_CFG_BE_LSB) & PCIE_APP_CFG_BE_MASK) #define PCIE_APP_CFG_BE_RESET 0xf // 15 #define PCIE_APP_SLV_RESP_ERR_MAP_MSB 11 #define PCIE_APP_SLV_RESP_ERR_MAP_LSB 6 #define PCIE_APP_SLV_RESP_ERR_MAP_MASK 0x00000fc0 #define PCIE_APP_SLV_RESP_ERR_MAP_GET(x) (((x) & PCIE_APP_SLV_RESP_ERR_MAP_MASK) >> PCIE_APP_SLV_RESP_ERR_MAP_LSB) #define PCIE_APP_SLV_RESP_ERR_MAP_SET(x) (((x) << PCIE_APP_SLV_RESP_ERR_MAP_LSB) & PCIE_APP_SLV_RESP_ERR_MAP_MASK) #define PCIE_APP_SLV_RESP_ERR_MAP_RESET 0x3f // 63 #define PCIE_APP_MSTR_RESP_ERR_MAP_MSB 5 #define PCIE_APP_MSTR_RESP_ERR_MAP_LSB 4 #define PCIE_APP_MSTR_RESP_ERR_MAP_MASK 0x00000030 #define PCIE_APP_MSTR_RESP_ERR_MAP_GET(x) (((x) & PCIE_APP_MSTR_RESP_ERR_MAP_MASK) >> PCIE_APP_MSTR_RESP_ERR_MAP_LSB) #define PCIE_APP_MSTR_RESP_ERR_MAP_SET(x) (((x) << PCIE_APP_MSTR_RESP_ERR_MAP_LSB) & PCIE_APP_MSTR_RESP_ERR_MAP_MASK) #define PCIE_APP_MSTR_RESP_ERR_MAP_RESET 0x0 // 0 #define PCIE_APP_INIT_RST_MSB 3 #define PCIE_APP_INIT_RST_LSB 3 #define PCIE_APP_INIT_RST_MASK 0x00000008 #define PCIE_APP_INIT_RST_GET(x) (((x) & PCIE_APP_INIT_RST_MASK) >> PCIE_APP_INIT_RST_LSB) #define PCIE_APP_INIT_RST_SET(x) (((x) << PCIE_APP_INIT_RST_LSB) & PCIE_APP_INIT_RST_MASK) #define PCIE_APP_INIT_RST_RESET 0x0 // 0 #define PCIE_APP_PM_XMT_TURNOFF_MSB 2 #define PCIE_APP_PM_XMT_TURNOFF_LSB 2 #define PCIE_APP_PM_XMT_TURNOFF_MASK 0x00000004 #define PCIE_APP_PM_XMT_TURNOFF_GET(x) (((x) & PCIE_APP_PM_XMT_TURNOFF_MASK) >> PCIE_APP_PM_XMT_TURNOFF_LSB) #define PCIE_APP_PM_XMT_TURNOFF_SET(x) (((x) << PCIE_APP_PM_XMT_TURNOFF_LSB) & PCIE_APP_PM_XMT_TURNOFF_MASK) #define PCIE_APP_PM_XMT_TURNOFF_RESET 0x0 // 0 #define PCIE_APP_UNLOCK_MSG_MSB 1 #define PCIE_APP_UNLOCK_MSG_LSB 1 #define PCIE_APP_UNLOCK_MSG_MASK 0x00000002 #define PCIE_APP_UNLOCK_MSG_GET(x) (((x) & PCIE_APP_UNLOCK_MSG_MASK) >> PCIE_APP_UNLOCK_MSG_LSB) #define PCIE_APP_UNLOCK_MSG_SET(x) (((x) << PCIE_APP_UNLOCK_MSG_LSB) & PCIE_APP_UNLOCK_MSG_MASK) #define PCIE_APP_UNLOCK_MSG_RESET 0x0 // 0 #define PCIE_APP_LTSSM_ENABLE_MSB 0 #define PCIE_APP_LTSSM_ENABLE_LSB 0 #define PCIE_APP_LTSSM_ENABLE_MASK 0x00000001 #define PCIE_APP_LTSSM_ENABLE_GET(x) (((x) & PCIE_APP_LTSSM_ENABLE_MASK) >> PCIE_APP_LTSSM_ENABLE_LSB) #define PCIE_APP_LTSSM_ENABLE_SET(x) (((x) << PCIE_APP_LTSSM_ENABLE_LSB) & PCIE_APP_LTSSM_ENABLE_MASK) #define PCIE_APP_LTSSM_ENABLE_RESET 0x0 // 0 #define PCIE_APP_ADDRESS 0x180f0000 #endif /* _AR71XX_PCI_REGS_H_ */